1、负责阵列芯片数字部分的架构分析和集成，参与制定芯片规格，编写相关设计文档 ；
2、能配合算法工程师，根据内部架构与外部接口进行RTL coding，仿真验证，综合与时序分析 ；
3、与模拟设计工程师进行紧密配合，协助提供模拟接口的相关时序控制，通过寄存器进行各种时序调整和模式控制；
4、调整内部数字电路的各个模块，通过稳定可靠的电源管理，获得芯片功耗最优化；
5、配合应用工程师，调试FPGA验证芯片功能方案，并协助调试；
6、需要与数字后端工程师合作P&R，并完成后仿等验证工作，直至流片。

1、电子或通讯类相关专业，本科及以上学历（相关工作经验3年以上）；
2、熟悉数字IC设计流程，对verilog，systemVerilog，tcl，语言熟悉; 熟悉仿真验证工具，比如irun等；熟悉sta过程与相关的工具如pt等；有FPGA验证能力；熟悉数字后端实现，能够推动后端工程师工作；熟悉综合工具dc；
3、有配合算法和模拟工程师编写RTL能力，技术能力强，电路基础扎实，有自我驱动在与算法配合中发现并解决问题的能力；
4、工作积极认真、善于学习、具有良好的团队合作精神。